

# **DEUTSCHLAND**

## BUNDESREPUBLIK ® Pat ntschrift <sub>®</sub> DE 196 50 184 C 2

(f) Int. Cl.<sup>7</sup>: H 03 K 17/90

H 03 F 15/00 G 01 R 33/07



**DEUTSCHES PATENT- UND MARKENAMT**  ② Aktenzeichen: \*\*

196 50 184.9-31

(2) Anmeldetag:

4. 12. 1996

(4) Offenlegungstag:

12. 6. 1997

Veröffentlichungstag (45)

der Patenterteilung:

4. 10. 2001

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

(30) Unionspriorität:

569814

US 08. 12. 1995

(13) Patentinhaber:

Allegro Microsystems, Inc., Worcester, Mass., US

(74) Vertreter:

Fuchs, Mehler, Weiß, 65189 Wiesbaden

(72) Erfinder:

Bilotti, Alberto, Florida, US; Monreal, Gerardo, Capital, US

Für die Beurteilung der Patentfähigkeit in Betracht gezogene Druckschriften:

DE

44 31 703 A1 05 48 391 A1

ΕP

### (4) Getakteter Hall-Sensor

Getakteter Hall-Sensor mit einem Hall-Element, das zwei Paare von diagonal gegenüberliegenden Hall-Kontakten besitzt, wobei die Kontakte voneinander beabstandet sind und nahe des Umfanges des Hall-Elementes angeordnet sind, mit einem Paar von Gleichspannungs-Versorgungsleitungen, an die eine Gleichspannungsquelle zum Anregen des Hall-Elementes angeschlossen werden kann, mit einem Taktsignalgenerator zur Erzeugung eines binären Taktsignales ck1 an einem ersten Taktausgang, das binäre Phasen ø1 und nø1 besitzt und mit einem Hall-Element-Schalter-Schaltkreis, der an den ersten Taktausgang angeschlossen ist und ein Paar von Hall-Element-Schalter-Schaltkreis-Ausgangsleitungen besitzt, um während der Phase \$1 eines der diagonal gegenüberliegenden Kontaktpaare mit dem Paar von Gleichspannungs-Versorgungsleitungen zu verbinden, während gleichzeitig das andere der diagonal gegenüberliegenden Kontaktpaare mit dem Paar von Hall-Element-Schalter-Schaltkreis-Ausgangsleitungen verbunden wird und um während der Phase not das andere der diagonal gegenüberliegenden Kontaktpaare mit dem Paar von Gleichspannungs-Versorgungsleitungen zu verbinden, während gleichzeitig das eine Paar von diagnonal gegenüberliegenden Hallkontakten mit dem Paar von Hallelement-Schalter-Schaltkreis-Ausgangsleitungen verbunden wird und wobei die Verbesserung umfaßt:


a) Einen Begleittakt-Signalgenerator, der an den einen Taktsignal-Generator angeschlossen ist und einen zweiten Taktausgang besitzt, um an dem zweiten Taktausgang ein binäres Taktsignal ck2 mit einer binären Phase ¢2 zu erzeugen, das während eines Mittelteiles einer jeden Phase 61 des Taktsignales ck1 auftritt und der einen dritten Taktausgang besitzt, um an dem dritten Taktausgang ein binäres Taktsignal ck3 mit einer binären Phase f3 zu erzeugen, das während eines Mittelteiles einer jeden Phase no1 des Taktsignales ck1 auftritt;

b) einen linearen, analogen Doppeldifferential-Hall-Spannungsverstärker (30), der mit einem Differentialeingang an das Paar von Hallelement-Schalter-Schaltkreis-Ausgangsleitungen angeschlossen ist;

c) einen getakteten Abtast- und Halteschaltkreis (34, 36), der erste und zweite Abtast- und Halte-Schaltkreiselemente umfaßt, wobei jedes der ersten und zweiten Abtast- und Halte-Schaltkreiselemente einen Eingang besitzt, der entsprechend an den einen oder anderen der Differentialausgänge des Hall-Spannungsverstärkers (30) angeschlossen ist, wobei die ersten und zweiten Abtastund Halte-Schaltkreiselemente eine Abtast-Freigabe-Schalteinrichtung aufweisen, die entsprechend an die zweiten und dritten Taktausgänge angeschlossen sind, um entsprechend die Eingangssignale der Abtast- und Halte-Schaltkreiselemente nur während der Phasen 62 und ¢3 abzutasten, und die Abtastsignale an den entsprechenden Ausgängen der ersten und zweiten Abtast- und Halte-Schaltkreiselemente während der Phasen not und nø3 entsprechend zu halten; und

d) einen Summierschaltkreis (38), der mit einem ersten Eingang an den Ausgang des ersten Abtast- und Halte-Schaltkreiselementes angeschlossen ist und der mit einem zweiten Eingang an den Ausgang des zweiten Abtast- und Halte-Schaltkreiselementes abgeschlossen ist; wobei der Ausgang des Summierschaltkreises als Aus-

gang des Hall-Sensors dient.



### Beschreibung

[0001] Diese Erfindung bezieht sich auf einen getakteten Hall-Sensor-Schaltkreis, wobei der Anregungsstrom für das Hall-Element abwechselnd vom Fluß in einer Richtung zu einem Fluß in einer anderen Richtung umgeschaltet wird, und sie bezieht sich insbesondere auf einen solchen Hall-Sensor, in welchem ein getakteter Abtast- und Halte-Hallspannungs-Schaltkreis synchron mit dem geschalteten Hallelement getaktet wird.

[0002] Es ist lange übliche Praxis gewesen, ein Hallelement anzuregen, indem es permanent durch zwei Kontakte mit der Gleichspannungs-Versorgungsspannung oder einer anderen Quelle des Hall-Stromes IH verbunden wird, um eine Hall-Spannung (VH) an zwei anderen Kontakten zu er- 15 zielen, die proportional zu dem Produkt der magnetischen Umgebungs-Feldstärke B und dem Hall-Anregungsstrom IH ist. Wenn ein magnetisches Umgebungsfeld nicht vorliegt (Feldstärke 0), so wird typischerweise eine unerwünschte Offset-Spannung Vos) an den Hall-Ausgangskontakten er- 20 zeugt, und wenn die Stärke des Umgebungsfeldes B von 0 abweicht, so ist die Ausgangsspannung des Hall-Elementes die Summe von VH und VOS. Die Größe und Polarität der unerwünschten Offset-Spannung sind u. a. eine Funktion von Beanspruchungen in dem Halbleiterchip, der das Hall- 25 element bildet, wobei die Beanspruchungen mit dem mechanischen Druck und der Temperatur variieren.

[0003] Es ist bekannt, einen Schalter-Schaltkreis vorzusehen, in welchem ein Hallelement Anregungsstrom abwechselnd vom Fluß in einer Richtung auf einen Fluß in entgegengesetzter Richtung durch das Hallelement umgeschaltet wird.

[0004] So ist z. B. in der älteren DE 44 31 703 A1 zwischen eine Spannungsversorgungseinrichtung und das Hallelement eine Schaltvorrichtung geschaltet, die die Anschlüsse des Hallelementes alternierend vertauscht.

[0005] Ferner zeigt die EP 0 548 391 A1 ebenfalls ein Hallelement, dessen Versorgungsstrom zur verbesserten Offset-Kompensation orthogonal umgeschaltet wird.

[0006] Ein dementsprechender Stand der Technik ist in 40 Fig. 1 gezeigt. Das symmetrische Hall-Element 10 besitzt vier gleich beabstandete Kontakte 11, 12, 13 und 14, die die Ecken eines hypothetischen Quadrates 15 definieren. Die Kontakte 11 und 14 sind mit der Gleichspannungs-Versorgungsspannung  $V_{cc}$  über einen elektrisch steuerbaren Umschalter 16 verbunden, und die Kontakte 12 und 13 sind mit der Masse der Versorgungsspannung über einen elektrischsteuerbaren Umschalter 18 verbunden.

[0007] Wenn die Schalter 16 und 18 mit einem hohen binären Signalpegel während der Phase  $\phi 1$  des Taktes ck 1 getaktet werden, so fließt der Hall-Element-Anregungsstrom  $I_H$  von dem Kontakt 11 zu dem Kontakt 13. Wenn nachfolgend die Schalter 16 und 18 durch ein binäres Signal mit niedrigem Pegel während der nächsten Phase n $\phi 4$  des Taktes ck 1 getaktet werden, so fließt der Hallelement Anregungsstrom  $I_H$  von dem Kontakt 14 zu dem Kontakt 12 in einer Richtung durch das Hallelement, die im rechten Winkel zu der Richtung veläuft, in der der Strom während einer Phase  $\phi 1$  des Taktsignales ck 1 geflossen ist.

[0008] Schalter 16, 18, 19 und 20 sind in den Positionen entsprechend der Taktphase \$\phi\$1 gezeigt (ausgezogener Pfeil). Die anderen Schalterpositionen (gestrichelte Pfeile) entsprechen der Taktphase n\$\phi\$1. Die periodische Umschaltung der Richtung des Hallelement Anregungsstromes I<sub>H</sub>, wie bei dem Schaltkreis von Fig. 1, kombiniert mit einer weiteren Signalverarbeitung, macht es möglich, in großem Umfang den Betrag der Offset-Spannung V<sub>os</sub> zu reduzieren. Die Schalter-Schaltkreis-Ausgangsspannung V<sub>SH</sub> ist aus V<sub>os</sub>

und der gewünschten Hallspannung VH zusammengesetzt. [0009] Das Taktsignal ckl ändert sich abwechselnd von der Phase  $\phi 1$  zu der Phase  $n\phi 1$ , wie in Fig. 2a ersichtlich. In der Schalter-Schaltkreis-Ausgangsspannung VSH ist die Hallspannungskomponente VH während der Phase \$1 positiv und während der Phase nol negativ. Während jeder Phase ist die Größe von V<sub>H</sub> durch I<sub>H</sub> × B gegeben. In der Schalter-Schaltkreis Ausgangsspannung V<sub>SH</sub> tritt diese erwünschte Komponente V<sub>H</sub> (Fig. 2c) kombiniert mit der unerwünschten Offset-Komponente Vos auf. Die Polarität der unerwünschten Offset-Spannungs-Komponente Vos in Vsh ist positiv und im wesentlichen von der gleichen Größe während beider Phasen \$1 und n\$1, wie in Fig. 2b erkennbar. Dié resultierende Schalter-Schaltkreis Ausgangsspannung V<sub>sh</sub> ist die Summe der zwei Signale V<sub>os</sub> und V<sub>H</sub>, wie in Fig. 2d gezeigt.

[0010] Während der Phase \$1 gilt

 $V_{sH} = V_H + V_{os}$ .

[0011] Während der Phase not gilt

 $V_{sh} = -V_H + V_{os}.$ 

[0012] Somit wird irgendein Schaltkreis, der die zwei Spannungspegel in dem Signal V<sub>SH</sub>, nämlich den Pegel während der Phase nφ1 von dem in der Phase φ1 subtrahiert, eine Differenzspannung vorgegeben, die unmittelbar 2V<sub>H</sub> entspricht und die Hall-Offset-Spannung ist theoretisch eliminiert worden.

[0013] Ein Hauptproblem bei der Verwendung eines Hall-Schalter-Schaltkreises, wie jenem von Fig. 1, liegt darin, daß die Spannungsspitzen, die durch das Schalten des Hall-Anregungsstromes I<sub>H</sub> erzeugt werden, sehr groß im Vergleich zu der Hall-Spannung V<sub>H</sub> sind, so daß teuere Filter-kondensatoren erforderlich sind. Die Verwendung von großen Tiefpaß-Filterkondensatoren zieht eine wesentliche Verteuerung nach sich und macht solche Schaltkreise nutzlos für das Messen bzw. Feststellen von sich schnell verändernden Magnetfeldern mit kleinem Pegel.

[0014] Es ist vorgeschlagen worden, dieses Problem durch die Verwendung eines schaltenden Ladungs-Übertragungs-Verstärkers zu lösen, um die Hall-Spannung zu verstärken, und die Hall-Schaltspitzen zu vermindern. Ladungs-Übertragungsschaltkreise selbst führen jedoch ein Ladungsinjektions-Schaltrauschen bei dem geringsten Hall-Signalpegel in dem System ein.

[0015] Es ist eine Aufgabe dieser Erfindung, einen sensitiven Hall-Sensor vorzugeben, dem ein Verstärker und ein synchron getakteter Abtast- und Halteschaltkreis nachgeschaltet ist, um eine dynamische Offset-Unterdrückung vorzugeben, die unempfindlich ist gegen Spannungsübergänge des Hall-Schalterstromes und gegen die charakteristischen Offset-Spannungen sowohl des Hall-Spannungsverstärkers als auch des Hallplättchens, ohne die Verwendung von schaltenden Ladungs-Übertragungs-Verstärkerschaltkreisen am Eingang.

[0016] Es ist eine weitere Aufgabe dieser Erfindung, solch einen Hall-Sensor vorzugeben, bei dem die Hallspannung durch einen in der Verstärkung getakteten differentiellen linearen Analogverstärker zum Austasten der Hall-Schalter-Rauschspitzen verstärkt wird.

[0017] Es ist noch eine weitere Aufgabe dieser Erfindung, einen solchen Hall-Sensor vorzugeben, bei dem der Abtastund Halteschaltkreis ein getakteter Abtast- und Halteschaltkreis mit gekreuzter Polarität ist und der vollständig differentiell zur Zurückweisung von Gleichtakt-Rauschsignalen
arbeitet.

[0018] Ein getakteter Hall-Sensor umfaßt einen Hallelement-Schalter-Schaltkreis der Art, bei welchem ein Hallelement zwei Paare von diagonal gegenüberliegenden Hallkontakten besitzt, welche abwechselnd mit einem Paar von Gleichspannungs-Versorgungs-Leitungen und mit einem Paar von Hall-Schalter-Schaltkreis Ausgangsleitungen verbunden werden, wobei die zwei Kontaktpaare abwechselnd als die Anregungsanschlüsse und die Hallspannungs-Ausgangsanschlüsse dienen und der Hallelement Anregungsstrom abwechselnd vom Fluß in einer Richtung zum Fluß in 10 einer anderen Richtung durch das Hallelement und vorzugsweise in einer quadratischen Richtung umgeschaltet wird. [0019] Ein erster Taktgenerator, der an den Halt-Schalter-Schaltkreis angeschlossen ist und dessen Umschaltung steuert, erzeugt ein binäres Taktsignal ck1 mit binären Phasen 15 φ1 und nφ1, die entsprechend zum Anschluß des einen und des anderen Kontaktpaares des Hallelementes an die Hallspannungs-Ausgangs-Anschlüsse führen.

[0020] Ein Begleittakt-Signalgenerator, der an den ersten Taktsignalgenerator angeschlossen ist, besitzt einen zweiten 20 Taktausgang, an welchem ein binäres Taktsignal ck2 mit einer binären Phase \$\phi2\$ erzeugt wird, die während eines Mittelteils einer jeder Phase \$\phi1\$ des Taktsignales ck1 auftritt. Ferner besitzt der Begleittakt-Signalgenerator einen dritten Taktausgang, an welchem ein binäres Taktsignal ck3 mit einer binären Phase \$\phi3\$ erzeugt wird, die während eines Mittelteiles einer jeder Phase n\$\phi1\$ des Taktsignales ck1 auftritt. [0021] Ein linearer analoger Doppeldifferential-Hallspannungs-Verstärker besitzt einen Differentialeingang, der an das Paar der Hall-Schalter-Schaltkreis-Ausgangsleitungen 30 angeschlossen ist.

[0022] Ein getakteter Abtast- und Halteschaltkreis umfaßt erste und zweite Abtast- und Halteschaltkreiselemente, von denen jedes erste und zweite Abtast- und Halte-Schaltkreiselemente besitzt, die entsprechend an den einen und den anderen der Differential-Ausgange des Hall-Spannungsverstärkers angeschlossen sind. Jedes der ersten und zweiten Abtast- und Halte-Schaltkreiselemente besitzt eine Abtast-Freigabe-Schalteinrichtung, die entsprechend an die zweiten und dritten Taktausgänge angeschlossen ist, um entsprechend die Eingangssignale des Abtast- und Halte-Schaltkreiselementes nur während der Phasen ф2 und ф3 abzutasten und die Abtastsignale an den entsprechenden Ausgängen der ersten und zweiten Abtast- und Halte-Schaltkreiselemente während der Phasen nф2 und nф3 entsprechend zu halten.

[0023] Ein Summierschaltkreis ist enthalten, der einen ersten Eingang besitzt, der an den Ausgang des ersten Abtastund Halte-Schaltkreiselementes angeschlossen ist und der
einen zweiten Eingang besitzt, der an den Ausgang des 50
zweiten Abtast- und Halte-Schaltkreiselementes angeschlossen ist, wobei der Ausgang des Summierschaltkreises
als Ausgang des Hall-Sensors dient.

[0024] Somit sind in dem getakteten Hall-Sensor dieser Erfindung die großen Schaltübergänge, die während der 55 Schaltphasen-Übergänge in dem Hall-Element-Schaltkreis auftreten, ohne Bedeutung, da das verstärkte Hall-Spannungssignal abgetastet wird, nachdem der Verstärker und das Hallelement vollständig abgeklungen sind.

[0025] Ein zweites Ausführungsbeispiel wird aufgebaut 60 durch Hinzufügung von dritten und vierten Abtast- und Halte-Schaltkreiselementen für die eben zuvor beschriebenen getakteten Abtast- und Halteschaltkreise. Jedes der dritten und vierten Abtast- und Schalter-Schaltkreis-Elemente besitzt einen Eingang, der entsprechend an den anderen und 65 den einen der Differentialausgänge des Hall-Spannungsverstärkers angeschlossen ist. Jedes der dritten und vierten Abtast- und Halte-Schaltkreiselemente besitzt ebenfalls eine

Abtast-Freigabe-Schalteinrichtung, die entsprechend an die zweiten und dritten Taktausgänge angeschlossen ist, um entsprechend die Eingangssignale der Abtast- und Halte-Schaltkreiselemente nur während der Phasen \$2 und \$3 abzutasten und die Abtastsignale an den entsprechenden Ausgängen der dritten und vierten Abtast- und Halte-Schaltkreiselemente während der Phasen n\u00f62 und n\u00f63 entsprechend zu halten. Dem Summierschaltkreis ist ferner hinzugefügt ein dritter Eingang, der an den Ausgang des dritten Abtast- und Halte-Schaltkreiselementes angeschlossen ist und ein vierter Eingang, der an den Ausgang des vierten Abtast- und Halter-Schaltkreis-Elementes angeschlossen ist. [0026] (Die ersten, zweiten, dritten und vierten Abtastund Halte-Schaltkreiselemente entsprechen den Abtast- und Halte-Schaltkreiselementen in Fig. 6, und sie erzeugen entsprechend die Ausgangsspannungen V1, V2, V3 und V4.) [0027] Dieser getaktete Abtast- und Halte-Schaltkreis ist ein Volldifferential-Abtast- und Halteschaltkreis mit gekreuzter Polarität. Er liefert eine Zurückweisung von unerwünschten durch den Takt induzierten Gleichtakt-Rauschsignalen, von Veränderungen in der Versorgungsspannung, von Signalen, die der Ladungsinjektion und dem Abfall zugeordnet sind, die in den Abtast- und Halte-Schaltkreiselementen erzeugt werden, da diese unerwünschten Signale dem Summierschaltkreis als Gleichtaktsignale durch den Abtast- und Halte-Schaltkreis mit gekreuzter Polarität zugeführt werden.

[0028] Ferner kann ein Hall-Schalter-Rausch-Unterdrükkungsmerkmal vorteilhaft dem getakteten Hallsensor in jedem Ausführungsbeispiel hinzugefügt werden. Um dies zu machen, wird der Begleittakt-Signalgenerator zusätzlich in die Lage versetzt, an einem vierten Taktausgang ein binäres Taktsignal ck4 mit einer binären Phase \$\phi\$4 zu erzeugen, die synchronisiert ist, um während einer Zeitspanne aufzutreten, die jeden Auftritt einer Umschaltung zwischen den Phasen \$\phi\$1 und \$n\phi\$1 in dem Taktsignal ck1 umschließt.

[0029] Der Doppeldifferential-Hall-Spannungsverstärker umfaßt zusätzlich eine elektrisch betätigte Schalteinrichtung zur Verstärkungsreduzierung, die an den vierten Taktausgang während jeder Phase \$\phi\$4 in dem Taktsignal ck4 angeschlossen ist, um die differentielle Verstärkung des Halte-Spannungs-Verstärkers zu reduzieren. Dieses Verstärker-Unterdrückungsmerkmal verbessert ferner das Verhältnis des Ausgangssignales des Hall-Sensors zu den Rauschspitzen des Hallschalters.

[0030] Fig. 1 zeigt ein Hallplättchen in einem Schalter-Schaltkreis des Standes der Technik für die abwechselnde Umschaltung der Hall-Stromrichtung.

[0031] Fig. 2a, 2b, 2c und 2d zeigen entsprechend die Spannungsverläufe in dem Hall-Schalter-Schaltkreis von Fig. 1 bzgl. des Taktsignales ( $V_{\rm ck1}$ ) an den Hall-Schalter, der Hall-Offset-Ausgangsspannungskomponente ( $V_{\rm os}$ ) der durch das Magnetfeld induzierten Hall-Ausgangsspannungskomponenten ( $V_{\rm sg}$ ) und der Hall-Schalter-Schaltkreis-Ausgangsspannung ( $V_{\rm sh}$ ).

[0032] Fig. 3 zeigt ein vereinfachtes Blockdiagramm eines Hall-Sensors mit einer getakteten Abtast- und Halte-Konstruktion mit gekreuzter Polarität dieser Erfindung, die einen vereinfachten Hall-Schalter-Schaltkreis umfaßt, der demjenigen von Fig. 1 äquivalent ist und dem ein Hall-Spannungs-Verstärker und ein getakteter Abtast- und Halte-Schaltkreis mit gekreuzter Polarität nachgeschaltet ist.

[0033] Fig. 4a, 4b, 4c und 4d zeigen entsprechend die Spannungsverläufe der Taktsignale ck1, ck2, ck3 und ck4 in dem vereinfachten Hall-Sensor von Fig. 3, die alle auf den gleichen Zeitmaßstab bezogen sind.

[0034] Fig. 5a und 5b zeigen die Spannungsverläufe in dem vereinfachten Hall-Sensor von Fig. 3 entsprechend der

Spannung Va+ an einem Differentialausgang des Hall-Spannungsverstärkers und der Spannung Va- an dem anderen Differentialausgang des Hall-Spannungsverstärkers.

[0035] Fig. 6 zeigt ein Blockdiagramm eines vollständig differentiellen Hall-Sensors mit einem getakteten Abtastund Halteschaltkreis gekreuzter Polarität dieser Erfindung, der einen Hall-Schalter-Schaltkreis wie in Fig. 1 einschließt, dem ein analoger Hall-Spannungsverstärker, ein vollständig differentieller Abtast- und Halterschaltkreis und ein Signal-Summierschaltkreis folgen.

[0036] Fig. 7 zeigt ein Schaltungsdiagramm eines Hall-Spannungsverstärkers dieser Erfindung.

[0037] Fig. 8 zeigt ein Schaltungdiagramm eines Abtastund Halte-Schaltkreiselementes, das zur Verwendung in den getakteten Abtast- und Halteschaltkreisen mit gekreuzter 15 Polarität dieser Erfindung geeignet ist.

[0038] Bei dem Hall-Sensor von Fig. 3 enthält ein äquivalenter Schaltkreis 20 zu dem schaltenden Hall-Schaltkreis, wie beispielsweise dem in Fig. 1, die Signal-Erzeugungsblöcke 22 und 24, die entsprechend die Signale +V<sub>H</sub> wäh- 20 rend \$1 und n\$1 erzeugen, den Block 26, der das Offset-Signal-Vos und den Umschalter 28, der durch das binäre Taktsignal ck1 gesteuert ist, wie dies aus Fig. 4a erkennbar ist. Der äquivalente Schaltkreis ist nützlich für ein klareres Veständnis der Schaltkreise dieser Erfindung.

[0039] Der Hall-Spannungsverstärker 30 soll ein idealer, linearer, analoger Doppeldifferential-Verstärker sein, und seine auf den Eingang bezogene Offset-Spannung Voa wird durch den Block 32 erzeugt, der in Reihe zu dem einen Verstärkereingang und zu dem Ausgang des schaltenden Hall- 30 Schaltkreises 20 geschaltet ist. Im wesentlichen sind die Offset-Spannung Vos des schaltenden Hall-Schaltkreises 20 und die Offset-Spannung Voa des Verstärkers 30 zwei Gleichspannungen, die in Reihe erzeugt werden und zusammengenommen eine summierte Gleichspannungsspan- 35 nungs-Offset-Spannung Vosa ergeben. Das Signal am Eingang des idealen Verstärkers 30 beträgt daher  $V_{sh} = V_H +$ Vosa während der Phase  $\phi$ 1 (des Taktsignales ck1) und  $V_{sh}$  = -V<sub>H</sub> + Vosa während der Phase n\u00f61 (der anderen und komsich die Verstärker-Ausgangssignale zu

$$+Va = (G/2)(V_H + Vosa)$$
 und

$$-Va = -(G/2)(-V_H + Vosa) = (G/2)(V_H - Vosa)$$

wobei G die Differential/Differential-Verstärkung des Verstärkers 30 ist.

[0040] Die Ausgangssignale +Va und -Va des Verstärkers 30 werden entsprechend an die Eingänge der getakteten Abtast- und Halte-Schaltkreise 34 und 36 mit gekreuzter Polarität angelegt. Die Schaltkreise 34 und 36 werden aktiviert, um die Eingangssignale +Va und -Va durch die Taktsignale ck2 und ck3 abzutasten. Impulsformen der Taktsignale ck2 und ck3, die in den Fig. 4b und 4c gezeigt sind, aktivieren 55 entsprechend die Abtastung der Abtast- und Halteschaltkreise 36 und 34 während einer Dauer, die geringer ist als die volle Spanne der Phase φ1 und nφ1.

[0041] Ferner sind die durch beide Taktsignale ck2 und ck3 gebildeten Abtastzeiten nicht koinzidierend mit den 60 Phasenumschaltungen in ck1, d. h. mit den Umschaltungen von \$1 zu n\$1 und umgekehrt. Die Abtastung wird daher veranlaßt, nur während einer Zeit zwischen Phasenumschaltungen in dem Taktsignal ck1 aufzutreten und zu einer Zeit nach jeder solchen Phasenumschaltung, wenn der Verstärker 65 30 und das Hall-Element 10 sich nach dem Auftreten der Spannungsspitzen, die bei jedem Hall-Schaltübergang erzeugt werden, beruhigt haben.

[0042] In Fig. 5a ist der Ausgang V34 des Abtast- und Halteschaltkreises 34 dem Verstärker-Ausgangssignal +Va überlagert. Bei jedem hohen Impuls in dem Taktsignal ck2 wird der Abtast- und Halteschaltkreis 34 freigegeben (d. h. aktiviert), um das Verstärker-Ausgangssignal +Va. auszutasten. Während der Zeit zwischen den hohen Impulsen in dem Signal ck2 wird das abgetastete Signal V<sub>34</sub> geringfügig während des Haltens abfallen. Ausgenommen diesen Abfall entspricht der mittlere Wert von V<sub>34</sub> demjenigen des positi-10 ven Teiles des Signales +Va.

[0043] Der Ausgang V<sub>36</sub> des Abtast- und Halteschaltkreises 36 ist dem Verstärker-Ausgangssignal -Va in Fig. 5b überlagert (als eine stärkere Linie). Bei jedem hohen Impuls in dem Taktsignal ck3 wird der Abtast- und Halteschaltkreis 36 freigegeben (d. h. aktiviert), um das Verstärker-Ausgangssignal -Va abzutasten. Ausgenommen diesen Abfall entspricht der mittlere Wert von V<sub>36</sub> demjenigen des positiven Teiles des Signales - Va.

[0044] Es ist daher erkennbar, daß während eines späten zentralen Teiles einer jeden Phase \$1 des Hall-Taktes ck1 ein hoher Impuls in dem Taktsignal ck2 während der Phase \$\phi 2 auftritt, um den Abtast- und Halteschaltkreis 34 zu aktivieren und daß in gleicher Weise während eines späten zentralen Teiles einer jeden Phase not des Hall-Taktes ck1 ein hoher Impuls in dem Taktsignal ck3 während der Phase \$\psi 3\$ auftritt, um den Abtast- und Halteschaltkreis 36 zu aktivie-

[0045] Somit sind die zwei Signalspannungen V34 und V<sub>36</sub> proportional zu den positiven und negativen Spitzenspannungen in dem geschalteten Ausgangssginal des Hall-Schaltkreises V<sub>sh</sub>, ohne durch Spannungsspitzen in diesem Signal und durch Störungen in dem Verstärker-Ausgangssignal während der Erholung des Verstärkers von diesen Hall-Schaltungs-Spannungsspitzen beeinträchtigt zu werden.

[0046] Die zwei Ausgangssignale V<sub>34</sub> und V<sub>36</sub> des Abtastund Halteschaltkreises werden zu einem Spannungssummierer 38 weitergereicht, der eine Summier-Ausgangsspannung wie folgt erzeugt:

plementären Phase 
$$\phi 1$$
 in dem Taktsignal ck1). So ergeben 40  $V_S = V_{34} + V_{36} = (G/2)(V_H + Vosa) + (G/2)(V_H - Vosa) =$ sich die Verstärker Ausgangssignale zu

[0047] Alternativ kann der Summierschaltkreis 38 von der Art sein (mit einer Verstärkung von 0,5), die die zwei Eingangssignale von V<sub>34</sub> und V<sub>36</sub> mittelt, in welchem Fall die Ausgangsspannung des Summierers einfach durch (G/2)VH gegeben ist.

[0048] Der vollständig differentielle Hall-Sensor von Fig. 6 besitzt einen geschalteten Hall-Schaltkreis 40, einen Hall-Spannungsverstärker 42, einen getakteten differentiellen Abtast- und Halteschaltkreis 44 mit gekreuzter Polarität und einen Summierschaltkreis 46. Diese Hauptkomponenten des Hall-Sensors von Fig. 6 führen die gleichen Funktionen aus wie dies die entsprechenden Hauptkomponenten in Fig. 3 tun. Diese Hall-Sensoren geben eine große Reduzierung der Hall-Offset-Spannungen und der Verstärker-Offset-Spannungen in der Ausgangsspannung des Summierers vor, d. h. in der Ausgangsspannung des Sensors. Der Hall-Sensor von Fig. 6 zeigt sogar weniger Welligkeit als der Schaltkreis von Fig. 3, welche verminderte Welligkeit der Streichung des differentiellen Abfalles und der Ladungs-Injektions-Effekte der Abtast- und Halteschaltkreise zuzuschreiben ist sowie eine Verminderung von anderem Gleichtaktrauschen, wie beispielsweise Veränderungen in der Versorgungsspannung. [0049] Der Verstärker 42 (Fig. 6) besitzt ein zusätzliches Merkmal, nämlich ein Rausch-Unterdrückungsmerkmal, wobei die zuvor erwähnten Rauschspitzen, die an den Phasenumschaltungen in dem Hall-Schaltertakt ck1 erzeugt

55

7

werden, in dem Hall-Spannunsverstärker 42 gedämpft werden. Dies wird verwirklicht durch eine gemeinsame Unterdrückungsschaltung innerhalb des Verstärkers 42, welche die Verstärkung des Verstärkers wesentlich während der Phasenumschaltungen in dem Takt ck1 reduziert. Die Unterdrückung wird bewirkt durch ein Taktsignal ck4, das eine Impulsform gemäß Fig. 4d aufweist und das mit dem Hall-Schalter-Taktsignal ck1 von Fig. 4a synchronisiert ist.

[0050] Gemäß Fig. 7 wird der Doppel-Differentialverstärker 42 in einem integrierten Schaltkreis gebildet und ver- 10 wendet bipolare Verstärkungstransistoren 51 und 52, denen P-MOS-Stromspiegeltransistoren 53 und 54 und Stromquellentransistoren 59 und 60 folgen. Der Differentialausgang dieser zwei Spiegeltransistoren wird periodisch durch den Schalter kurzgeschlossen, der aus den 4 MOS-Transistoren, 15 55, 56, 57 und 58 zusammengesetzt ist. Wenn die N-MOS und P-MOS-Transistoren durch das Taktsignal ck4 während der Phasen \$4 und n\$4 entsprechend eingeschaltet werden, so ist der Verstärker quasi kurzgeschlossen und die Verstärkung des Verstärkers wesentlich reduziert, während er die 20 Funktion der Unterdrückung der Rauschspitzen ausführt, die bei den Phasenumschaltungen des Taktes ck1 erzeugt werden. Dieses Verstärker-Unterdrückungsmerkmal verbessert ferner das Verhältnis des Hall-Sensor-Ausgangssignales zu dem Hall-Schaltungsrauschen.

[0051] Der Hall-Sensorschaltkreis von Fig. 6 einschließlich des Verstärkers von Fig. 7 und einschließlich der vier Abtast- und Halteschaltkreiselemente gemäß Fig. 8 (die den Mehrfach-Abtast- und Halteschaltkreis 44 von Fig. 6 ersetzen) ist in der Lage, mit einer Taktfrequenz ck1 zu arbeiten, 30 die größer als 200 kHz ist, und daher kann die verbleibende Welligkeit, die der typischen Stufenwellenform nach der Abtastung und einer möglichen Taktdurchführung zuordenbar ist, unter Verwendung eines Tiefpaßfilters mit einem relativ kleinen integrierbaren Filterkondensator gefiltert wer- 35 den. Der Abtast- und Halteschalter in Fig. 8 ist aus vier MOS-Transistoren 61, 62, 63 und 64 und einem Pufferschaltkreis zusammengesetzt. Die vier MOS-Transistoren werden durch ein Paar von komplementären Taktsignalen ck2 und nck2 (oder ck3 und nck3) getaktet in der gleichen 40 Weise, wie dies bei dem Rausch-Unterdrückungsschalter geschieht unter Verwendung der Transistoren 55-58 in dem Verstärker 42 von Fig. 7.

[0052] Der Differential/Differential-Verstärker, z. B. der Verstärker 42 kann durch einen Verstärker mit Differential- 45 eingang und einfachem Ausgang ersetzt werden, wobei der Verstärker-Ausgang direkt an einen (oder an ein Paar von) Abtast- und Halteschaltkreisen und über einen Inverter an einen anderen (oder ein paar von) Abtast- und Halteschaltkreisen angeschlossen ist, wodurch im wesentlichen die 50 gleichen Ergebnisse wie für den Hall-Sensor von Fig. 3 (oder von Fig. 6) erzielt werden.

#### Patentansprüche

1. Getakteter Hall-Sensor mit einem Hall-Element, das zwei Paare von diagonal gegenüberliegenden Hall-Kontakten besitzt, wobei die Kontakte voneinander beabstandet sind und nahe des Umfanges des Hall-Elementes angeordnet sind, mit einem Paar von Gleichspannungs-Versorgungsleitungen, an die eine Gleichspannungsquelle zum Anregen des Hall-Elementes angeschlossen werden kann, mit einem Taktsignalgenerator zur Erzeugung eines binären Taktsignales ck1 an einem ersten Taktausgang, das binäre Phasen \$\ph\$1 und \$\ph\$4 besitzt und mit einem Hall-Element-Schalter-Schaltkreis, der an den ersten Taktausgang angeschlossen ist und ein Paar von Hall-Element-Schaltkreis-

8

Ausgangsleitungen besitzt, um während der Phase \$\phi\$1 eines der diagonal gegenüberliegenden Kontaktpaare mit dem Paar von Gleichspannungs-Versorgungsleitungen zu verbinden, während gleichzeitig das andere der diagonal gegenüberliegenden Kontaktpaare mit dem Paar von Hall-Element-Schalter-Schaltkreis-Ausgangsleitungen verbunden wird und um während der Phase n\$\phi\$1 das andere der diagonal gegenüberliegenden Kontaktpaare mit dem Paar von Gleichspannungs-Versorgungsleitungen zu verbinden, während gleichzeitig das eine Paar von diagnonal gegenüberliegenden Hallkontakten mit dem Paar von Hallelement-Schalter-Schaltkreis-Ausgangsleitungen verbunden wird und wobei die Verbesserung umfaßt:

a) Einen Begleittakt-Signalgenerator, der an den einen Taktsignal-Generator angeschlossen ist und einen zweiten Taktausgang besitzt, um an dem zweiten Taktausgang ein binäres Taktsignal ck2 mit einer binären Phase φ2 zu erzeugen, das während eines Mittelteiles einer jeden Phase φ1 des Taktsignales ck1 auftritt und der einen dritten Taktausgang besitzt, um an dem dritten Taktausgang ein binäres Taktsignal ck3 mit einer binären Phase f3 zu erzeugen, das während eines Mittelteiles einer jeden Phase nφ1 des Taktsignales ck1 auftritt;

b) einen linearen, analogen Doppeldifferential-Hall-Spannungsverstärker (30), der mit einem Differentialeingang an das Paar von Hallelement-Schalter-Schaltkreis-Ausgangsleitungen angeschlossen ist;

c) einen getakteten Abtast- und Halteschaltkreis (34, 36), der erste und zweite Abtast- und Halte-Schaltkreiselemente umfaßt, wobei jedes der ersten und zweiten Abtast- und Halte-Schaltkreiselemente einen Eingang besitzt, der entsprechend an den einen oder anderen der Differentialausgänge des Hall-Spannungsverstärkers (30) angeschlossen ist, wobei die ersten und zweiten Abtast- und Halte-Schaltkreiselemente eine Abtast-Freigabe-Schalteinrichtung aufweisen, die entsprechend an die zweiten und dritten Taktausgänge angeschlossen sind, um entsprechend die Eingangssignale der Abtast- und Halte-Schaltkreiselemente nur während der Phasen \$2 und \$3 abzutasten, und die Abtastsignale an den entsprechenden Ausgängen der ersten und zweiten Abtast- und Halte-Schaltkreiselemente während der Phasen n\u00e92 und n\u00e93 entsprechend zu halten; und d) einen Summierschaltkreis (38), der mit einem ersten Eingang an den Ausgang des ersten Abtastund Halte-Schaltkreiselementes angeschlossen ist und der mit einem zweiten Eingang an den Ausgang des zweiten Abtast- und Halte-Schaltkreiselementes abgeschlossen ist, wobei der Ausgang des Summierschaltkreises als Ausgang des Hall-Sensors dient.

2. Getakteter Hall-Sensor nach Anspruch 1, wobei der Begleittakt-Signalgenerator zusätzlich an einem vierten Taktausgang ein binäres Taktsignal ck4 mit einer binären Phase \$\phi4\$ erzeugt, das synchronisiert ist, um während einer Zeitspanne aufzutreten, die jeden Auftritt einer Umschaltung zwischen den Phasen \$\phi1\$ und n\$\phi1\$ in dem Taktsignal ck1 umfaßt, wobei der Doppeldifferential-Hall-Spannungsverstärker eine elektrisch betätigte Verstärkungs-Reduzierschalteinrichtung umfaßt, die an den vierten Taktausgang während jeder Phase \$\phi4\$ in dem Taktsignal ck4 angeschlossen ist, um

die Differentialverstärkung des Hall-Spannungsverstärkers zu vermindern.

3. Getakteter Hall-Sensor nach Anspruch 1, wobei der getaktete Abtast- und Halteschaltkreis zusätzlich dritte und vierte Abtast- und Halte-Schaltkreiselemente um- 5 faßt und jedes dritte und vierte Abtast-Halte-Schaltkreiselement einen Eingang besitzt, der entsprechend an den anderen und den einen der Differentialausgänge des Hall-Spannungsverstärkers angeschlossen ist, wobei jedes dritte und vierte Abtast- und Halte-Schalt- 10 kreiselement eine Abtast-Freigabe-Schalteinrichtung besitzt, die entsprechend an die zweiten und dritten Taktausgänge angeschlossen ist, um die Eingangssignale der Abtast- und Halte-Schaltkreiselemente nur während der Phase not und of abzutasten und die Ab- 15 tastsignale an den entsprechenden Ausgängen der dritten und vierten Abtast- und Halte-Schaltkreiselemente während der Phasen n $\phi$ 2 und n $\phi$ 3 entsprechend zu halten, wobei die Summiereinrichtung zusätzlich einen dritten Eingang aufweist, der an den Ausgang des drit- 20 ten Abtast- und Halte-Schaltkreiselementes angeschlossen ist und einen vierten Eingang aufweist, der an den Ausgang des vierten Abtast- und Halte-Schaltkreiselementes angeschlossen ist, so daß der getaktete Abtast- und Halte-Schaltkreis ein Volldifferential-Ab- 25 tast- und Halteschaltkreis mit gekreuzter Polarität ist.

Hierzu 5 Seite(n) Zeichnungen

30

35

40

45

50

55

60


## - Leerseite -

Nummer: Int. Cl.<sup>7</sup>:

Veröffentlichungstag:

DE 196 50 184 C2 H 03 K 17/90

ingstag: 4. Oktober 2001





Nummer: Int. Cl.7:

H 03 K 17/90 4. Oktober 2001

DE 196 50 184 C2

Veröffentlichungstag:






Nummer: Int. Cl.<sup>7</sup>:

Veröffentlichungstag:


DE 196 50 184 C2 H 03 K 17/90

4. Oktober 2001



Nummer: , Int. Cl.<sup>7</sup>: Veröffentlichungstag:

**DE 196 50 184 C2 H 03 K 17/90** 4. Oktober 2001



Nummer: Int. Cl.<sup>7</sup>:

Veröffentlichungstag:

DE 196 50 184 C2 H 03 K 17/90

4. Oktober 2001




FIG. 8

7/8/2003

# Chopp d hall nsor with synchronously chopp d sample-and-hold circuit

Patent Number:

US5621319

Publication date:

1997-04-15

Inventor(s):

BILOTTI ALBERTO (AR); MONREAL GERARDO (AR)

Applicant(s):

ALLEGRO MICROSYSTEMS INC (US)

Requested Patent:

DE19650184

Application Number: US19950569814 19951208
Priority Number(s): US19950569814 19951208
IPC Classification: G01R33/07; H03K5/1254

EC Classification:

G01R33/07

Equivalents:

FR2742225,

GB2308029, JP3022957B2,

JP9196699

#### **Abstract**

A chopped Hall sensor includes a Hall-element switching circuit of the kind in which a Hall element has two pairs of diagonally opposite Hall contacts which are alternately connected to a pair of DC supply conductors and to a pair of Hall-stitching-circuit output conductors for alternately, during phase phi 1 and n phi 1 of a first clock signal, switching the Hall exciting current from flow in one to another direction through the Hall element. A linear analog double-differential Hall-voltage amplifier has an input connected to the output of the Hall switching-circuit. A sample-and-hold circuit is comprised of first and second elemental sample-and-hold circuits (ESHCs) with inputs connected respectively to the two Hall-voltage differential-amplifier outputs. The first and second ESHCs are respectively clocked, by second and third clock signals, to the sample Hall voltage signal only during phases phi 2 and phi 3 and to hold the sample signal during phases n phi 2 and n phi 3 respectively, where phi 2 and phi 3 occur respectively during a mid portion of phases phi 1 and n phi 1. Two inputs of a summer circuit are connected respectively to the outputs of the first and second ESHCs. A third and fourth ESHC may be added to form a crossed-polarity full-differential sample-and-hold circuit. The Hall voltage amplifier may include a clocked noise blanking circuit for reducing the differential-gain of the amplifier only during a time span encompassing each phase transition in the first clock signal.

Data supplied from the esp@cenet database - 12